

## 半/全桥电路之专用型驱动 IC 应用设计探讨

Norman Day

### 简介


自举充电 (Bootstrap) 线路搭配半桥电力开关的架构所形成的悬浮驱动电压源, 因电路架构简单且仅须单电源便可完成半/全桥或三相逆变器的电力开关的驱动, 大幅简化了传统驱动线路必须提供上下臂功率开关独立电源设计的复杂度。加上近年来专用型驱动 IC 的制程与应用的稳定性提高, 已逐渐为设计者所接受并且趋于标准。但这种专用型 IC 本身应用时所必须注意的限制, 与半导体制程的先天的缺陷并不会因此而消失。笔者以本身对这方面获得的心得做了整理, 希望对想要利用这种专用型 IC 作为设计的读者有所帮助。

### 专用型驱动 IC 的优缺点：

虽然半/全桥电路之专用型驱动 IC 内部线路的设计难度不高, 但因早期实物应用时的失效率高, 且很难有效的加以改善。所以推出这种自举半/全桥甚至三相驱动 IC 的厂商虽多, 但似乎只有 IR (International Rectifier) 公司所推出的 IR21XX 系列在市场的接受度较高, 大多数的设计者仍宁可相信缺点多且设计复杂的多电源驱动方式。

事实上如果排除专用型驱动 IC 失效率高的刻板印象, 专用型 IC 还是提供了很多传统利用隔离电源搭配光耦合器或晶体管的多电源驱动所无法达到的性能, 兹利用以下的功能方块图简单说明之。

图 (一) 为一般专用型驱动 IC 其内部功能方块示意图, 其中包含了输入信号的辨识与处理, 电位转换, 欠压检测保护, 以及用以驱动功率晶体的输出驱动级。



图（一）

### 优点：

**过短或异常脉宽滤除或整型功能。**一般的光耦合器或晶体管的反应都有其频宽的限制，所以如果过窄或介于高低准位之间的驱动信号经过光耦合器或晶体管的反应后可能将光耦合器或晶体管操作在主动区，造成功率晶体的驱动电压不足，而导致导通时的  $V_{ce(sat)}$  或  $R_{ds(on)}$  的上升，产生额外的功率损耗，甚至过热而击穿。

**异常驱动信号自动屏蔽功能。**因为上下桥臂的驱动信号皆进入 IC 内，利用简单的逻辑闸即可隔离下上臂同时为 ON 的信号，这种驱动信号若真的驱动上下臂的功率晶体，则势必造成桥臂的短路。

**欠电压保护的功能。**如果驱动电压源因异常造成电压下降的，则 IC 也会自动隔离驱动信号来驱动功率晶体，避免导致额外的功率损耗，甚至烧燬功率晶体。

**内建下臂导通延时功能。**提供功率开关非理想性切换所必要的死区时间。

传统设计想要达到上述的功能如都必须要有额外的逻辑闸、检测电路搭配复杂的元件设计才能达成，但专用型 IC 却已经内建。

### 应用限制与缺点：

虽然专用驱动 IC 提供了上述许多的优点，但同样的也有其应用限制与必须承受的缺点。第一个是在整个全桥或三相功率开关动作之前，下臂的功率晶体必须先行导通以提供上臂悬浮电容充电的路径。如此在上臂的开关动作时悬浮电容才能有足够的电压来驱动上臂的功率晶




体时，对于选择悬浮电容的容值的选择必须有一定的依循条件。式（一）为一简单的计算公式可用以电容的选定依据。

$$Q_{\text{discharge}} = [Q_g + (I_{\text{GE(Leakage)}} + I_{\text{CBS(Leakage)}}) * T_1 + Q_{\text{LS}}] \dots\dots\dots(1)$$

假设工作频率 30KHZ,责任周期为 30%, 如  $Q_g(\text{typ.})=76\text{nC}$ ,  $Q_{\text{LS}}=5\text{nC}$ ,  $I_{\text{CBS(Leakage)}}=3\text{-}10\mu\text{A}$ ,  $I_{\text{GE(Leakage)}}=1000\mu\text{A}$ , 那么希望 C 电压的准位维持在 0.2V 以内变动, 则选用的电容值为 :

因为  $Q_{\text{discharge}}= C \Delta V$

$$C_{\text{BS}} \geq \left[ \frac{76\text{nC} + \frac{1000\mu\text{A} + (3 \sim 10)\mu\text{A}}{10\text{KHz}/30\text{KHz}} + 5\text{nC} \right] / 0.2 = 0.9\mu\text{F} / 0.57\mu\text{F}$$



图（二）

当然有经验的设计者都知道在 CBS 电容的两端并上一频率响应高的小电容还是必要的。

再者较大的问题是无法产生低于 0 电压以下的负压。利用负压截止导通状态中的功率晶体,除了可以加速功率晶体关断的时间,也可避免功率晶体切换时的电压突波,将截止中的功率开关误导通。但利用专用型 IC 则的驱动电压最低电压只能达到 0V,在元件布局不佳的系统,存在机会将截止状态中的功率晶体误触发而导通 ,造成系统失效。

互锁效应(Latch-Up)发生时所导致的异常,是专用型驱动 IC 另一个且最难掌握的缺点。以下的讨论则会对这个部份的成因加大探讨 ,以弥补一



般文献的不足。

## 专用型驱动 IC 内部线路简介：

为了能较完整掌握设计时所需注意的要点,对专用型驱动 IC 内部的线路更进一步的了解实有其必要,故在此以 IR2110 的线路简化图来做说明,其它厂商及同类型的设计亦可相通。从图(三)中可看出线路的输入级采用史密特触发电路,输出脚位 Ho 和 Lo 通过逻辑准位和输入脚位 HIL 与 LIN 相对,应当保护信号输入端为低电位时,SD 史密特触发器的输出端为低电位,连接至两个 RS 触发器的置位信号亦无效,反或闸“1”的输出跟随 HIN 和 LIN 变化,控制信号有效,但当 SD 为高准位时,控制信号会遭屏蔽而无效。SD 此时即使变化为低准位也必须等到史密特触发器  $V_H$  和  $V_L$  输出脉冲的上升沿到来,两个或非门才会因 RS 触发器翻转为低电位而跟随 HIN 和 LIN 的信号做变化,目的在于确保系统因异常而保护后的重新启动必驱动 IC 必须确实反应由 MCU 所重新发送的信号,而不是反应系统异常前的状态信号。

由于史密特触发器会有一些的磁滞,因此整个逻辑线路对输入的信号有一定的抗干扰能力。对于接受上升沿较缓慢甚至停留在一个介于高低准位之间的输入信号并不会产生任何问题。再者逻辑线路的基准电源是利用操作电源所转换而成的更低压的电源(简图中没有表示来),可避免逻辑信号的运算受操作电源的影响。逻辑信号电位转换成输出驱动的准位方式是透过上下通道的两个  $V_{DD}/V_{CC}$  的电压转换电路所达成,且可看出上通道对信号的转换远比下通道复杂。

驱动 IC 下通道的延时线路决定了上下臂功率开关的死区时间。推挽式输出级的设计对驱动电容性的负载而言,因为导通电流由 MOSFET 源极和汲极的压差决定,若推挽级的两个 MOSFET 的特性相同,则上升时间会比下降时间长。

对于上通道而言,脉冲产生器(Pulse Generator)用以产生两路的脉冲来驱动两个高压 DMOS 所形成的高电位转换电路(HV Level Shift Circuit),而两路脉冲的产生其实是在反应 HIN 信号的上升与下降沿,这两



个信号透过脉冲滤波器 (Pulse Filter)后,对工作于悬浮准位上的 RS 触发器进行置位(Set)或复位(Rest)。这一连串的动作将 HIN 信号的上升与下降缘重新合成一个完整的脉宽信号,便是将以逻辑参考准位输入的 HIN 信号转换为悬浮准位的输出驱动信号 Ho 的整个过程。

这样的设计虽然有一点复杂,但却有其一定的道理。因为每个高压的 DMOS 仅在 RS 触发器置位或复位时开通一段很短的时间,故功率损耗会远比持续导通两个高压的 DMOS 小很多,尤其是在相对系统切换频率很低的情况下。对于下通道的逻辑输入信号 LIN 转换为输出脉宽信号的信号而言 因为没有高压功耗与悬浮准位等转换的问题,因此线路相对简单许多。

最后是欠压保护 (UV-Protection)的动作,从图(三)也可看出如果是操作电源(VCC)所产生的欠压,则整个驱动 IC 的输出级会同时遭到屏蔽,但如果仅是上通道的电压(VB) 产生欠压,则只有驱动 IC 的上通道的输出级会遭到屏蔽。

## 专用型驱动 IC 输出级设计的探讨与选用 :

IR2110 的输出级为传统的推挽式设计且推挽式输出级的高侧 (High Side) 供应电流开关(Source Switch)所使用的晶体为 N 通道型的 MOSFET。这样的设计优点是在同样的裸晶面积时 P 通道型的 MOSFET 可提供较低的驱动阻抗,也可提供较高的驱动电流。缺点则为驱动功率晶体的准位会有 1.5-3V 不等的电压降,如原本 IC 的操作电源准位就偏低,则有机会将功率晶体驱动在比较高的  $R_{ds(on)}$  或  $V_{ce(sat)}$ ,从而造成额外的功率损耗。

原因是高侧 MOSFET 的汲极 (Source)即专用型驱 IC 的 Ho 端(Pin) 连接的是功率晶体基极或闸级,而这个脚位的电压准位会随着基/闸极的电压上升/下降。当功率晶体的基/闸极电压上升时,跨降于 IC 内部高侧 MOSFET 的驱动电压便会持续下降,在 Ho 的电压上升至与内部驱动供应电流 MOSFET 的临界准位 (Threshold Voltage)接近时,高侧的 MOSFET 会因此关断,而造成驱动功率晶体的电压一定会有与驱动 IC 电



压  $V_C$  有一定的压差,可参考图(五)将内部驱动级与所欲驱动功率晶体一起呈现的电路示意图会更容易了解。




图 (三)




图 (四)




图 (五)




故若选用的功率晶体对驱动准位的位准要求较高,但功率晶体开关速度不须太快的应用时,建议输出级高侧的供应电流开关选用应以 P 通道 MOSFET 设计的驱动 IC 较为合适,如图(四)所示。


## 互锁效应(Latch-Up)产生的成因探讨与预防对策:

前面已经提过专用型 IC 输入级的设计为史密特触发电路,有相当强的抗噪声干扰的性能,所以会造成互锁问题的成因并不在输入信号本身,而是专用型 IC 内部线路的设计所造成。

成因的第一个是上通道的高电位转换电路(HV Level Shift Circuit)的动作延迟。在 IR2110 的示意图中,作为转换电路中高压的 DMOS 看似只有一颗单体,但其实在 IC 设计时高压的 MOSFET 通常都是由低压的 MOSFET 串接而成,像图(六)的形式。这样串接的结果就是导通的延时会比低压 MOSFET 长。如果 HIN 的输入信号周期太短,也就是 PWM 信号的上升与下降缘相当接近,则有机会造成一个转换电路中一个 MOSFET 正在关断之际,而另一个 MOSFET 已经在导通,这样的情况经过滤波器后有可能是只有置位信号到达后方的 RS 触发器,而复位信号则消失。



图(六)



图(七)



图(七)则是一个实际无传感器的三相变频驱动器应用专用型驱动 IC 因输入信号周期太短所产生的失效模式。这个专用型驱动 IC 为一负逻辑动作的 IC,所以 HIN1 和 HO1 的波形应为互补,在 HIN1 为低准位(Low Level)时,HO1 应为高准位(High Level)。在高侧的功率晶体导通下,U 相的输出应为直流母线(DC-Link)的电压,但由图可发现因 HIN1 的 PWM 的输入周期小于 1 $\mu$ s,造成 IC 内高电位转换电路的辨试发生异常,HO1 的信号在短脉冲后保持恒低输出(Low Output),整个系统因而产生异常。

第二个成因是位于悬浮准位上的 RS 触发器的误触发。因位专用型 IC 的 Vs 端所连接的是上下臂功率开关的连接点,也是整个系统中 dV/dt 变化最大的位置。这种瞬间的准位变化极易引起 RS 触发器的误触发。在一般文献大多提供利用外围电路的克服方法,也就是降低开关速度或在低侧的功率开关并接缓振器来降低 dV/dt 的变化率。但对于要求开关速度或直流母线(DC-Link)电压很高的系统,这样的方法并不真正可行。比较根本的解决的方法是 IC 内部的鉴别电路能正确将 dV/dt 的变化与正常的下拉脉冲有效的区别开来。所以在选用专用型 IC 时必须特别注意其对 dV/dt 变化的免疫能力 (Immunity)。

第三个成因是功率电路的参考电位 COM 和逻辑参考准位 Vss 的压差过大。如果是利用取样电阻串接在下桥臂功率晶体的源 /射极来作为过流保护的设计,如图(八)所示,那么 COM 和 Vss 的准位就一定不会相同。而压差的幅度则取决于流经 COM 端和 Vss 端的电压电流的变化率和两端点杂散漏感的大小。当 COM 端低于 Vss 端的电压大过内部线路辨试的范围,则有可能将以 Vss 为参考地的低准位信号错判成高准位,造成不管输入信号的准位是高或低输出皆维持相同的状态。所以在选用专用型 IC 时必须注意驱动 IC 的 COM 端和逻辑参考准位 Vss 端可允许多大的压差还能维持正常的动作,这是一个非常重要的工作。

第四个成因是悬浮接点 VB 端的电压低于 COM 端的电压而造成内部隔离电压的二极管导通。图(九)说明了功率电路上因接线的杂散效应加上开关电流变化,可能导致 Vs 端的电压低于 COM 端的电压。而因





为  $V_s + (\text{bootstrap voltage}) = V$ , 所以如果  $V_s$  端的电压低于 COM 端的且超过 15V, 那么 COM 和  $V_b$  端之间的二极管就有机会顺偏而导通, 造成驱动 IC 的异常。所以抑制  $V_s$  端电压准位不低于 COM 端的电压且超过 15V, 也是运用此种专用型驱动 IC 必须确保的。




图 (八)




图 (九)




图 (十)

## 结束语：

利用自举充电 (Bootstrap) 概念所设计的专用型驱动 IC 虽然简单易用, 但应用时所必须注意的限制范围与内部线路设计的先天缺陷却常常被一般设计者所忽略。文中透过较深入的 IC 内部线路设计介绍, 交待了专用型驱动 IC 产生互锁的原因与对系统造成的影响, 清楚且明确的定义对选用这类专用型驱动 IC 作为设计时必须注意的事项。



### 参考文献:

1. Chris Chey John Parry, IR Design Tip “Managing Transient In Control IC Driven Power Stages”.
2. IR Design Tip, “Maximizing The Latch Immunity of The IR2151 & IR2152 In Ballast Applications”.
3. 戴志展,“应用于高效率磁浮系统之新型切换式功率放大器”,清华大学电机工程研究所硕士论文,1995年6月

[www.powersemi.cc](http://www.powersemi.cc)

[www.powersemi.cc](http://www.powersemi.cc)

[www.powersemi.cc](http://www.powersemi.cc)